Se on se salainen resepti, tai siis oikeastaan läjä reseptejä. Miten suunniteltu piiri saadaan siihen piikiekkoon. Työvaiheita on hurjasti ja mukana on hyvinkin salaisia aineita joita on testattu ja kehitetty vuosia. Pienet erot prosessissa merkitsevät paljon kun pyritään minimoimaan virheet valmistuksessa. Nykypiirit ovat niin pieniä että pienimmät osat ovat “lasketaan atomeita”-tasolla. Kaikilla on samat vehkeet valottamiseen mutta taika tulee siitä miten niitä käytetään.
Eroja tulee pinnoitteissa käytettyjen kemikaalien tarkasta reseptistä sekä siitä miten piirikerroksia rakennetaan - litografialaitteiden askel jossa piiri valotetaan piikiekolle on vain yksi osa siitä kun pitäisi saada lopullinen piiri kasaan. Valmistuksessa on useampi kierros jossa kiekkoa pinnoitetaan, valotetaan, syövytetään osa pois, pinnoitetaan… esim. TSMC 7nm prosessissa (joka on jo “vanhaa teknologiaa” ja ollut tuotannossa jo monta vuotta) on 17 metallikerrosta ja niiden välissä eristekerrokset - ja kerrosten paksuudet lasketaan atomeissa.
Tämä “burgeri” pitää pinota massatuotannossa täysin oikein uudestaan ja uudestaan niin, että miljardit transistorit ovat kaikki piikekolla äärimmäisen tiukkojen toleranssien puitteissa. Yksikin pieni virhe voi tuomita piirin roskikseen ja vielä ei ole keksitty prosessia jossa ei tulisi yhtään susikappaletta. Mutta bisneksien kannalta on ihan eri asia jos 10% kiekon piireistä toimii vs. että 90% piireistä toimii. Jos yieldit ovat huonot, se myös asettaa rajoituksia sille kuinka isoja piirejä prosessilla voi edes tehdä vaikka olisi valmis heittämään ison osan roskiin.
Prosessia joudutaan hiomaan kuukausitolkulla ja toisinaan piirin suunitelmia joudutaan muokkaamaan jotta valmistettavuus olisi parempi. Periaatteessa piirivalmistaja jo etukäteen antaa tarkat ohjeet miten transistorit tulee latoa kiekolle että prosessi tekee niistä toimivaa mutta että ne on edelleen pinottu sinne niin tiiviisti kuin mahdollista ja tässä jatkuvasti tanssitaan veitsenterällä että saadaan mahdollisimman paljon tavaraa neliömillimetriä kohden ilman että valmistettavuus kärsii.
Hyvin perustason video aiheesta:
Jos aihe kiinnostaa enemmän, netin syövereistä löytyy vaikka kuinka paljon aiheesta. Varsinkin vanhemmista valmistusprosesseista löytyy hyvinkin tarkkaa tietoa miten ne on pinottu, uusimpien osalta tietoa on niukemmin koska ovat piirien valmistajien salaisuuksia ja silloinkin kuin jotain kerrotaan markkinointimateriaalissa, yksityskohtia jätetään pois jotta kilpailijoita ei jeesattaisi liikaa.
Eli kärjistäen “TLDR”: Se että Samsungilla, TSMC:llä ja Intelillä on samat litografialaitteet on vähän kuin että kolmella leipomolla on samat uunit. Parempi kokki paremmalla reseptillä ja tarkasti valituilla raaka-aineilla tekee silti tasalaatuisempaa tavaraa…
Noita litografiavehkeitä nostetaan usein tapetille koska niiden kehitystyö on historiallisesti asettanut rajat sille kuinka pientä piperrystä voidaan kiekolle väsätä, mutta se on vain yksi parametri kokonaisuudessa. Paraskaan kokki ei voi vanhalla vehkeellä tehdä sen rajoituksia tarkempaa työtä (tai no, tätäkin on välillä vähän venytelty…) mutta sitten kun kaikilla on se sama vehje, erot tulevat kaikesta muusta mitä piirin rakentamisessa tapahtuu.
Ja pääsyy Intelin kompurointiin viime vuosina on ollut että heillä oli paljon kunnianhimoisempia tavoitteita “hypätä eteenpäin” piirien tiheydessä kertaloikalla samaan aikaan kun TSMC eteni pienemmin askelein - useampia prosessiversioita, joissa uusia asioita tuotiin yksi kerrallaan valmistukseen. Teoriassa Intelin ratkaisu olisi tuonut kilpailuetua ja sillä olisi voitu vetää kaulaa teknologiassa, mutta… haukkasivat liian ison palan kerralla ja meni vuosia saada prosessi kuntoon ja sillä aikaa kilpailijat painelivat horisonttiin. Eroa on kurottu takaisin, mutta työ on vielä kesken.
